This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 352:Derwent WPI

(c) 2003 Thomson Derwent. All rts. reserv.

003702606

WPI Acc No: 1983-62588K/198326

Single-crystallising amorphous or polycrystalline semiconductor - layered

on insulated substrate, by laser-beam heating NoAbstract

Patent Assignee: SHARP KK (SHAF)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 58085520 Α 19830521

Priority Applications (No Type Date): JP 81184697 A 19811117

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 58085520 Α

2

Title Terms:

SINGLE; CRYSTAL; AMORPHOUS; POLYCRYSTALLINE; SEMICONDUCTOR; LAYER; INSULATE; SUBSTRATE; LASER; BEAM;

198326 B

NOABSTRACT

Derwent Class: L03; U11

International Patent Class (Additional): H01L-021/20; H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

01148120 **Image available**

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

58-085520 [JP 58085520 A]

PUBLISHED:

May 21, 1983 (19830521)

INVENTOR(s): KOBA MASAYOSHI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

56-184697 [JP 81184697]

FILED:

November 17, 1981 (19811117)

[3] H01L-021/20; H01L-021/263; H01L-021/76; H01L-029/78

INTL CLASS:

42.2 (ELECTRONICS - Solid State Components)

JAPIO CLASS:

JAPIO KEYWORD:R002 (LASERS); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL:

Section: E, Section No. 191, Vol. 07, No. 178, Pg. 166,

August 06, 1983 (19830806)

ABSTRACT

PURPOSE: To manufacture a semiconductor device with good controllability by method wherein a semiconductor device is manufactured by introducing impurities to an amorphous or polycrystalline semiconductor layer and applying a laser beam to heat the layer, thereby converting the whole surface of the semiconductor layer into a single crystal layer, or converting a proper region into a single crystal layer.

CONSTITUTION: An insulating substrate 10 is made of glass, thermal-oxidized silicon, or quartz, or made by covering the metal surface with an insulator, and an amorphous or polycrystalline silicon semiconductor layer is formed on the surface of the substrate. Then an insulator film 12 such as a resist layer or silicon dioxide layer is formed on the layer 11, and the film layer 12 is etched to form holes 13. Oxygen ion implanted regions 15 are formed on the surface of the insulating film 12 and holes 13 by the ion implantation method. The insulating film 12 is then removed so to expose the whole surface of the semiconductor layer 11 having the regions 15 to which oxygen ions are implanted and the regions 16 to which oxygen ions are not implanted. Then, a layer beam 17 is irradiated to the heat and convert the regions 16 into single crystal silicon layer 11 to layers 18.

(9) 日本国特許庁 (JP)

⑩特許出願公開

⑩公開特許公報(A)

昭58-85520

6)Int. Cl.3

識別記号

庁内整理番号 7739---5 F 砂公開 昭和58年(1983)5月21日

H 01 L 21/20 21/263

. 7139---

発明の数 1 審査請求 未請求

21/76 29/78

8122--5F 7377---5F

(全 4頁)

分半導体装置の製造方法

顧 昭56—184697

御特 ②出

願 昭56(1981)11月17日

@発 明 者 木場正義

大阪市阿倍野区長池町22番22号 シヤープ株式会社内

⑩出 願 人 シャープ株式会社

大阪市阿倍野区長池町22番22号

⑩代 理 人 弁理士 福士愛彦

明細 🛊

1. 発明の名称

半導体装置の製造方法

- 2. 特許請求の範囲
 - 1. 絶縁性若板上に非晶質または多結晶から成る 半導体層を形成する工程と、該半導体層上にマスク層を形成し、該マスク層に開孔を穿設する 工程と、該開孔を介して前記半導体層に不純物 を導入する工程と、前記半導体層を熱エネルギーの無射により加熱し選択的に単結晶化せしめ る工程とを具備してなることを特徴とする半導 体装置の製造方法。
 - 2. 熱エネルギーの照射をレーザ光で行なった特 許請求の範囲第1項記載の半導体装置の製造方 法。
 - 3. 半導体層の複数個所を単結晶化せしめるとと もにその周囲の不純物が導入された非晶質また は多結晶半導体層を案子分離用高抵抗層として 残存せしめた特許請求の範囲第1項記載の半導 体装置の製造方法。

3. 発明の詳細な説明

本発明は半導体装置の製造方法に関し、特に絶 級基板上に層設された非晶質或いは多結晶半導体 をレーザ光等で照射加熱して単結晶化させる技術 に関するものである。

従来、絶縁性基板上に半導体素子を形成した構造の半導体装置として良く知られているものにいまりコン・オン・サファイヤ)方式がある。この情造は一枚のサファイなが起上に例えばMOSトラングスタ等を確実な素子分離を行なってがあること、エピタキンアル成長さも有しないといる技術としている技術としている技術としている技術としている技術としている。また我们は多結晶シリコンを作製では表した非晶質といいは多結晶シリコンを作製で、単結晶シリコンを作製で、単結晶シリコンを作製である。はまずである。しかし未だ実用に耐えるもの方法がそれである。しかし未だ実用に耐える。

特開昭58-85528(2)

本発明は絶縁性基板上に半導体来子が形成された構造の半導体装置の製造技術に於ける将来の重要性と不満足な現状に鑑み、種々の新規な技術的手段を駆使することにより実用的価値を飛躍的に向上せしめた半導体装置の製造方法を提供することを目的とするものである。

(3)

(1)いま、絶縁性基板10として、パイレックスガラス等のガラス、シリコン単結晶の熱酸化シリコン、石英、あるいは適当な金属表面を絶縁物で優った基板等を用い、その表面には非晶質或いは多結晶のシリコン半導体層11を蒸着法或いはスパッタリング法等によって0.5~1 μm 程度の厚さに被着形成する。(第1図(a))

(2)次に、非晶質或いは多結晶シリコン半導体層 11上にレジスト層或いはプラズマCVD法、スパッタリング法等を用いた二酸化シリコン層等の 絶縁体膜12を形成する。(第1図(b))

(3)次に、レジスト層或いは二酸化シリコン層を フオト・リソグラフイ法により蝕刻し、開孔 1 8 を形成する。(第1図(d))

(4) 次 に 絶縁体膜 1 2 及び 開孔 1 3 全面 に イオン 注入法により酸素イオン 1 4 を 少 な くとも 1 0¹⁶ イオン/cd 以上注入して酸素イオン注入領域 1 5 を 形成する。(第 1 図(d))

(6) 次に絶縁体膜 1 2 を ドライエッチング 法等に よ 点除去し、部分的に酸素イオン注入された領域 の効果を得ることもできる。例えば、非晶質シリコンに酸累或いは窒素を約1016イオン/cd 程度以上イオン注入してやると非晶質シリコンの光学的ベンドギャンブが大きくなり、レーザ光に対する光敷収係数が注入前より低下するので、イオン注入領域をよびイオン未注入領域の全領域をレーザ光照射し加熱アニールすると、イオン注入された領域とリイオン注入されなかった領域の方が急速に高温まで加熱される。

本発明の骨子は上記特性を利用するところにあり、非晶質或いは多結晶半導体層の適当な領域にイオン注入等により適当な不純物を導入した後レーザ光等により照射加熱し、半導体層の表面全域を単結晶に変換することとで基本とする。

以下本発明を実施例に従って図面を参照しなが 5詳説する。

第1図(a)乃至(g) は本発明の1実施例を説明する 半導体装置の製造工程断面図であり、以下工程順 に説明する。

(4)

15及び酸素イオン注入されなかった領域 16を 有する半導体層 11の全域を罵出させる。(第1 図(e))

(6) そして、半導体層 1 1 をレーザ光 1 7 で照射 加熱しながら走音して酸素イオン 1 4 を注入されなかった領域 1 6 を単結晶シリコン 1 8 に変換する。(第 1 図(f)) この場合、半導体層 1 1 の酸素イオンが注入された領域でも注入酸素イオン機度が低い種く薄い表面層は酸素イオン注入されなかった領域と同様に単結晶シリコン化するので第 1 図(f) において斜線部分がすべて単結晶シリコン18 となる。

別の工程例として第1図(e)に示した工程(6)の次に酸素イオン14を注入した領域において、表面から深さ方向へ酸素イオン機度が低い表面層即ち注入酸素イオン設度分布の極大値より約1桁酸業イオン設度が低い部分をあらかじめ酸素イオン注入されなかった領域16の表面層をも含めて除去しておく。そして半導体層11をレーザ光17で照射加熱しながら走査すると酸素イオン14を注

特開昭58-85520(3)

単結晶シリコン 1 8 に変換される。(第1 図(g)) 上記工程で得られた単結晶シリコンはいずれも 均一で極めて良質なものである。そして半導体層 1 1 の酸素イオンを注入してレーザ光照射加熱が 不充分にしかなされなかった領域 1 5 は比抵抗の 高い非晶質或いは多結晶のままに残存するので、 とれを半導体装置の素子間分離絶縁層として利用 することができる。

入されなかった領域16のみが選択的に加熱され、

こうして得られた単結晶17亿通常の集積化技術にかいて知られたプロセスにより名様の回路業子を形成することができるが、ここでは1実施例としてSOS技術に基く回路素子形成について工程(6)の次に続く工程として第2図とともに説明する。即ち第2図に示すように、イオン注入法によりソース領域19,ドレイン領域20かよびチャネル領域21を形成した後ゲート酸化膜22を設け、ソース電便23、ドレイン電便24かよびゲート電便25を配線して半導体装置が構成される。尚、第2図には便宜上、1個のMOSトランジス

(7)

品化せしめる工程とを結合することにより半導体 装置を制御性良く製造する技術であり、絶縁 基板 に非晶質又は多結晶半導体を載置してこれを単結 晶化して素子構成層とすることを基本とする新規 な半導体装置の製造方法として非常に実用性の高 い技術である。

4. 図面の簡単な説明

第1図は本発明の1実施例を設明する半導体装 間の製造工程断面図である。第2図は本発明によ り得られる半導体装置の1実施例を示す構成断面 図である。

10…絶縁性基板、11…半導体層、12…絶 緑体原、13…開孔、15…酸素イオン往入領域、 18…単結晶シリコン₀


代理人 弁理士 福士 愛彦

タのみ示したが、他の複数個の単結晶シリコン領域にもMOSトランジスタその他抵抗等の回路素子を形成し集積回路を構成することができる。その場合第1回回においてレーザアニールされず非晶質或いは多結晶シリコンのままで残存している領域は高比抵抗領域であり、そのまま案子間分離圏として利用することができる。尚、半導体圏はシリコンに限定されるものではなく、他の半導体材料を用いることも可能である。


以上詳認した如く、本発明は絶縁性基板上に非 品質或いは多結晶半導体層を形成する工程と半導 体層上にレジストや絶縁物の層を形成し、レジストや絶縁物の層の一部を蝕刻により除去し開れ ることにより開れを通して半導体層にイオン注入 等により不純物を導入し、高不純物領域と不純物 の導入されない領域を形成する工程と然る後にレ ジストや絶縁物の層を完全に除去するか改いは残 存せしめたまま半導体層をレーザ光等によって無 射加熱し不純物の導入されない領域を単結晶化せ しめ或いはまた不純物濃度の低い表面層をも単結

(8)

特開昭 58-85520(4)



第1図



第2网